BUS TERMINATOR

Patent number:

JP61269544

Publication date:

1986-11-28

Inventor:

INADA SHINJI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G06F3/00; G06F13/40; H04L25/02

- european:

H04L12/00

Application number:

JP19850111489 19850524


Priority number(s):

JP19850111489 19850524

Report a data error here

Abstract of **JP61269544**

PURPOSE:To attain a stable operation with less power consumption by providing a transistor (TR) for switch between an inverter circuit and a power supply so as to operate the TR only when a bus line is in a high impedance state. CONSTITUTION:P-channel TRs 13, 23 are connected between inverter circuits 10, 20 and a power supply VDD and Nchannel MOS TRs 14, 24 are connected between them and a ground point and the TRs are controlled by a high impedance signal phi. When the bus line 300 is in enable state, since the signal phi is in 'L' state, the TRs 13, 14, 23, 24 are turned off and the circuits 10, 20 are not activated. On the other hand, when all the bus line 300 are in a high impedance state, since the signal phi is in 'H' state, the TRs 13, 14, 23, 24 are all tuned on, the circuits 10, 20 are operated together and act like as a bus terminator.



Data supplied from the esp@cenet database - Worldwide

[®] 公開特許公報(A) 昭61-269544

❷発明の名称 パスターミネータ

②特 頤 昭60-111489②出 顧 昭60(1985)5月24日

@発 明 者 稲 田 真 次 川崎市幸区小向東芝町1 株式会社東芝多摩川工場内

⑪出 願 人 株式 会社 東芝 川崎市幸区堀川町72番地

②代 理 人 弁理士 佐藤 一雄 外2名

明 和 街

1. 発明の名称 パスターミネータ

2. 特許簡求の範囲

1. 互のにように、 C M O S M O S イ マクロの C M O S M O S で A のの C M O S M O S で A のの C M O S で A の C M O S で A

2. CMOSインパータ回路が、ゲート門士およびドレイン同士がそれぞれ接続されたPチャネルMOSトランジスタとNチャネルMOSトランジスタとから成り、前記PチャネルMOSトランジスタのソースには重極性の電響が、前記NチャネルMOSトランジスタのソースには負極性の電響が、それぞれ接続されていることを特徴とする特許求の範囲第1項記載のパスターミネータ。

3. 発明の詳額な説明

(発明の技術分野)

本発明はパスターミネータ、特にMOSトラン ジスタの論理回路で構成したパスターミネータに 関する。

(発明の技術的背景)

デジタルデータのバスラインは、一般に"H" 状態と"L"状態と"ハイインピーダンス"状態 との3つの状態をとる。パスターミネータは、バ スラインがこの"ハイインピーダンス"状態にあ るときは電圧レベルが浮遊変動しないように"H" 状態か"!"状態かのどちらかにパスラインを固定する働きをする。

第2図に従来一般に用いられているパスターミ ネータの回路図を示す。この例ではCPU100 とRAM200との間に接続されたパスライン 300をターミネートする場合を一例として示す。 このパスターミネータは2つのCMOSインパー 夕回路10、および20から構成され、両インバ - 夕回路は互いに逆向きとなるように並列接続さ れ、一方の接続点がパスライン300に接続され ている。インバータ回路10は、PチャネルMO Sトランシスタ11とNチャネルMOSトランシ スタ12とから構成されている。両トランジスタ のゲート同士およびドレイン同士がそれぞれ接続 され、インパータの両帽子を構成している。また、 トランジスタ11のソースには電数Vnnが、トラ ンジスタ12のソースには投地点が、それぞれ投 続され、両トランジスタの動作僧力を供給してい る。インパータ回路20はPチャネルMOSトラ ングスタ21とNチャネルMOSトラングスタ

- 3 -

(発明の目的)

そこで本発明は、消費電力が少なく、しかも安定な動作を行うことのできるパスターミネータを 提供することを目的とする。

(発明の概要)

本発明の特徴はパスターミネータにおいて、互

22とからの成され、電気的接続回録はインパー 夕回路10と同様である。

このような情段によりパスターミネータとして 2 分 で きる。 即ち、 パスラーミネータ 2 分 で きる。 即ち、 パ双 で ある 2 つ のが " H " 状態あるいは " L " 状態である 2 つ の 状態には ない で まる 4 つ の が は で ある 5 か に は で まる 5 か に 似 で まった は で は " L " 状態で あれば は で イ イ で まった は " イ で か た まった は " イ で か た まった は " イ で か た まった は " イ で か で まった は " イ で か に な で が た は " レ " 大 の は " し " 状態で あれば、 パータ 回路 1 0 に よって 2 つ に よって 2 ー ド a は " H " 状態に 固定される。

(背景技術の問題点)

パスターミネータの目的は前述したように、パスラインが"ハイインピーダンス"状態となったときに、パスラインをどちらかの状態に固定するものである。ところが従来のパスターミネータは、パスラインが"ハイインピーダンス"状態にある

- 4 -

いに逆向きとなるように並列接続された2つの CMOSインパータ回路と、CMOSインパータ・ 回路のそれぞれとこれらに電力を供給するための 正極性の電源との間に接続されたPチャネル MOSトランジスタと、CMOSインパータ回路 のそれぞれとこれらに魅力を供給するための負極 性の電源との間に接続されたNチャネルMOSト ランジスタと、を設け、2つのCMOSィンパー タ回路向士の一方の接続点をターミネートすべき パスに投税し、PチャネルMOSトランジスタお よびNチャネルMOSトランジスタのゲートに、 バスがハイインピーダンス状態となったときにト ラングスタをONとする信号を与え、パスライン がハイインピーダンス状態にあるときにのみ動作 させるようにし、消費電力が小さく、安定な動作 を行うことができるようにした点にある。

(発明の実施例)

以下本発明を第1図に示す交施例に基づいて説明する。ここで、第2図に示す従来の回路と問ー構成要素については同一符号を付し説明を省略す

- 6 -

る。本発明の特徴となる部分は、インバータ回路 10および20と電景Vnnとの間にPチャネル MOSトランジスタ13および23を、また、接 **地点との間にNチャネルMOSトランジスタ14** および24を接続した点である。これらのトラン ジスタはハイインピーダンス信号のによって制即 される。即ち、トランジスタ14および24のゲ ートにはハイインピーダンス信号ゆが、トランジ スタ13および23のゲートにはハイインピーダ ンス信号中の負輪型信号すが、それぞれ与えられ る。ここで借身すは信号中をインパータ15およ び25に前すことによって得られる。ハイインピ - ダンス信号 Φ は C P U 1 0 0 および R A M 200にも与えられる信号で、パスライン300 をイネープル状態("H"または"L"が確定し た状態)とする場合には袰号のは"し"状態、バ スライン300をハイインピーダンス状態とする 如合には信号のは"H"状態となる信号である。 いま、第1回の回路で、パスライン300がイ

- 7 -

ネープル状態の場合を考えると、信号のは"し"

ピーダンス状態にあるときにのみ動作させること ができるようになり、消費電力が小さく、安定な 動作を行うことができるようになる。

4. 図面の簡単な説明

第1回は本発明に係るパスターミネータの回路 図、第2回は従来のパスターミネータの回路図で ある。

10 ··· インパータ回路、11~14 ··· MOSトランジスタ、15 ··· インパータ、20 ··· インパータ、20 ··· インパータの路、21~24 ··· MOSトランジスタ、25 ··· インパータ、100 ··· CPU、200 ··· RAM、300 ··· パスライン。

(発明の効果)

以上のとおり本発明によれば、インバータ回路 を用いるパスターミネータにおいて、このインパータ回路と電源との間にスイッチ用トランジスタ を設けるようにしたため、パスラインがハイイン

- 8 -

出額人代應人 鞋 殴 清

